3. 

        <meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>
          


          
	
  	
          
	
          
		首頁　 
		資訊　 
		商機 　
		下載　 
		拆解 　
		高校　 
		招聘 　
		雜志　 
		會展　 
		EETV　 
		百科 　
		問答　 
		電路圖　 
		工程師手冊 　
		Datasheet　
		100例 　
		活動中心　 
		E周刊閱讀 　
		樣片申請
	
          




          
	EEPW首頁 >> 
	主題列表 >> 
	 vivado
          

          
	
          
    	
          
    	  	
          
              	
                                
          
                  

                                
          
                    
          創(chuàng)建ZYNQ處理器設計和Logic Analyzer的使用
          
                                                            
            
                    	
          • 創(chuàng)建ZYNQ處理器設計和Logic Analyzer的使用-我們的目的是創(chuàng)建一個Zynq Soc處理器設計，并用Logic Analyzer來調(diào)試我們感興趣的信號。
            • 
                    	                        
          • 關鍵字：
                        ZYNQ  LogicAnalyzer  Vivado                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Board從入門到精通系列（七）
          
                                                            
            
                    	
          • Board從入門到精通系列（七）-本文將給出通過Vivado IDE開發(fā)Zynq平臺上PS裸機應用程序的流程。讀者將看到Vivado開發(fā)更高效、快捷。
            • 
                    	                        
          • 關鍵字：
                        MP3  Board  Vivado                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          使用VIVADO對7系列FPGA的高效設計心得
          
                                                            
            
                    	
          • 使用VIVADO對7系列FPGA的高效設計心得-隨著xilinx公司進入20nm工藝，以堆疊的方式在可編程領域一路高歌猛進，與其配套的EDA工具——新一代高端FPGA設計軟件VIVADO也備受關注和飽受爭議。
            • 
                    	                        
          • 關鍵字：
                        FPGA  VIVADO  賽靈思                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Board從入門到精通系列（六）
          
                                                            
            
                    	
          • Board從入門到精通系列（六）-由于更新了開發(fā)工具，所以本篇博客有必要重復前面的內(nèi)容，今天首先演示如何利用Vivado開發(fā)純邏輯工程，即只在PL上進行開發(fā)。
            • 
                    	                        
          • 關鍵字：
                        FPGA  Vivado  OpenRISC                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Xilinx 廣泛部署動態(tài)重配置技術
          
                                                            
            
                    	
          • 　　All Programmable技術和器件的全球領先企業(yè)賽靈思公司(Xilinx, Inc.)宣布，在今天發(fā)布的Vivado? Design Suite HLx 2017.1版中廣泛納入部分重配置技術，為有線和無線網(wǎng)絡、測試測量、航空航天與軍用、汽車以及數(shù)據(jù)中心等豐富應用，提供動態(tài)的現(xiàn)場升級優(yōu)勢和更高的系統(tǒng)集成度?！　討B(tài)現(xiàn)場升級　　利用賽靈思部分重配置技術，設計人員能夠即時變更器件的功能，無需全部重配置或重建鏈接，從而大幅提高了All&nb
            • 
                    	                        
          • 關鍵字：
                        Xilinx  Vivado                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Xilinx 開源TCL庫正式發(fā)布
          
                                                            
            
                    	
          •  用于共享工具命令語言腳本的開源庫已發(fā)布在GitHub.com上。在過去五年里，賽靈思把戰(zhàn)略重點放在設計方法和工具上，通過提供業(yè)界最先進、最全面的開發(fā)環(huán)境，解決生產(chǎn)力問題，加快設計周期，促使產(chǎn)品更快上市。即便新一
            • 
                    	                        
          • 關鍵字：
                        TCL    Vivado    UltraFast                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          FPGA 101：用Vivado HLS為軟件提速
          
                                                            
            
                    	
          •  在編寫軟件時，您有沒有遇到過無論怎么努力編碼，軟件都不能按您期望的速度運行?我遇到過。您有沒有想過，“有沒有什么簡單而且成本不高的方法可將一些代碼輸入多個定制處理器或定制硬件?”畢竟，您的應用
            • 
                    	                        
          • 關鍵字：
                         FPGA    Vivado                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Vivado設計套件提升設計生產(chǎn)力的九大優(yōu)勢
          
                                                            
            
                    	
          •  您的開發(fā)團隊是否需要在極短的時間內(nèi)打造出既復雜又富有競爭力的新一代系統(tǒng)?賽靈思All  Programmable器件可助您一臂之力，它相對傳統(tǒng)可編程邏輯和I/O，新增了軟件可編程ARM處理系統(tǒng)、可編程模擬混合信號(AMS)子系統(tǒng)
            • 
                    	                        
          • 關鍵字：
                        Vivado    設計套件    SoC                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          用Vivado IPI和賽靈思IP實現(xiàn)更快速的設計輸入
          
                                                            
            
                    	
          • 本文將介紹如何優(yōu)化賽靈思內(nèi)核以便在CPRI遠程無線電頭端設計中使用Vivado IPI。新型基于FPGA的設計使用IP核的數(shù)量和種類日趨繁多。Vivadoreg;設計套件中的IP集成器 (IPI)  工具和賽靈思通信IP讓設計人員能夠更加輕松
            • 
                    	                        
          • 關鍵字：
                        Vivado                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          嘗試通過算法重構和Vivado HLS生成高效的處理流水線
          
                                                            
            
                    	
          • 通過用于重構高級算法描述的簡單流程，就可以利用高層次綜合功能生成更高效的處理流水線。如果您正在努力開發(fā)計算內(nèi)核，而且采用常規(guī)內(nèi)存訪問模式，并且循環(huán)迭代間的并行性比較容易提取，這時，Vivado設計套件高層次
            • 
                    	                        
          • 關鍵字：
                        算法重構  Vivado  賽靈思                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          揭開未擴展時鐘的秘密
          
                                                            
            
                    	
          •  時鐘擴展對使用賽靈思Vivado設計套件的工程師來說是一個很大的挑戰(zhàn)，但不是一個不可逾越的障礙。隨著越來越多的賽靈思用戶開始使用Vivadoreg;設計套件，部分用戶對未擴展時鐘表示困惑。那么什么是未擴展時鐘呢?他們
            • 
                    	                        
          • 關鍵字：
                         時鐘擴展    Vivado                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Vivado IPI 為 Aurora 設計開放 FPGA 共享資源
          
                                                            
                                        
            
                    	
          • 　　賽靈思的 IP Integrator 工具可幫助您改善設計輸入生產(chǎn)力和多核 Aurora 設計的資源優(yōu)化?！　∽髡撸骸　 Krishna Deepak　　賽靈思高級設計工程師　　kde@xilinx.com　　Dinesh Kumar　　賽靈思高級工程經(jīng)理　　dineshk@xilinx.com　　Jayaram PVSS　　賽靈思高級工程經(jīng)理　　jayaram@xilinx.com　　Ketan M
            • 
                    	                        
          • 關鍵字：
                        Vivado  Aurora                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Xilinx 宣布Vivado設計套件開始支持16nm UltraScale+產(chǎn)品早期試用
          
                                                            
            
                    	
          • 　　All Programmable 技術和器件的全球領先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布，Vivado®設計套件開始支持包括Zynq® UltraScale+和Kintex® UltraScale+器件在內(nèi)的16nm UltraScale™+產(chǎn)品組合的早期試用。該Vivado早期試用版工具已與UltraScale+ ASIC級可編程邏輯進行了協(xié)同優(yōu)化，能夠充分發(fā)揮量產(chǎn)級UltraScale+器件的優(yōu)勢，進而利用整個目錄中的
            • 
                    	                        
          • 關鍵字：
                        Xilinx  Vivado                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Vivado HLS推動協(xié)議處理系統(tǒng)蓬勃發(fā)展(上)
          
                                                            
                                        
            
                    	
          • 　　1 提高抽象層次
　　Vivado HLS能提高系統(tǒng)設計的抽象層次，為設計人員帶來切實的幫助。Vivado HLS通過下面兩種方法提高抽象層次：
　　● 使用C/C++作為編程語言，充分利用該語言中提供的高級結構;
　　● 提供更多數(shù)據(jù)原語，便于設計人員使用基礎硬件構建塊(位向量、隊列等)。
　　與使用RTL相比，這兩大特性有助于設計人員使用Vivado HLS更輕松地解決常見的協(xié)議系統(tǒng)設計難題。最終簡化系統(tǒng)匯編，簡化FIFO和存儲器訪問，實現(xiàn)控制流程的抽象。HLS的另一大優(yōu)勢是便于架構研究和
            • 
                    	                        
          • 關鍵字：
                        Vivado  FIFO  存儲器  RAM  C/C++                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Vivado HLS推動協(xié)議處理系統(tǒng)蓬勃發(fā)展(下)
          
                                                            
                                        
            
                    	
          • 　　接上篇
　　4 設置簡單系統(tǒng)
　　協(xié)議處理一般情況下屬于狀態(tài)事務。必須先順序讀取在多個時鐘周期內(nèi)進入總線的數(shù)據(jù)包字，然后根據(jù)數(shù)據(jù)包的某些字段決定進一步操作。通常應對這種處理的方法是使用狀態(tài)機，對數(shù)據(jù)包進行迭代運算，完成必要的處理。例3是一種簡單的狀態(tài)機，用于根據(jù)上一級的輸入丟棄或轉發(fā)數(shù)據(jù)包。該函數(shù)接收三個參數(shù)：一個是通過“inData”流接收到的輸入分組數(shù)據(jù);一個是通過“validBuffer”流顯示數(shù)據(jù)包是否有效的1位旗標;第三個是稱為&ldquo
            • 
                    	                        
          • 關鍵字：
                        Vivado  FIFO  存儲器  RAM  C/C++                          
            • 
                   	
          
                    
          
                
          
                                                

                
          
	                
          
		                	
          
	
          
	共33條
	1/3															1																2																3							»
			
	
          
		                
          
	               	
          
                
          
        	
          
            
          
        
          
	
          
	
	
          

          

          
        		關于我們 - 
        		廣告服務 - 
        		企業(yè)會員服務 - 
        		網(wǎng)站地圖 - 
        		聯(lián)系我們 - 
        		征稿 - 
        		友情鏈接 - 
        		手機EEPW
        		
          
        		Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          
        		《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          
      			備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
      		
          
    	
          
  	





          




          



看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人

(function(){
    var bp = document.createElement('script');
    var curProtocol = window.location.protocol.split(':')[0];
    if (curProtocol === 'https') {
        bp.src = 'https://zz.bdstatic.com/linksubmit/push.js';
    }
    else {
        bp.src = 'http://push.zhanzhang.baidu.com/push.js';
    }
    var s = document.getElementsByTagName("script")[0];
    s.parentNode.insertBefore(bp, s);
})();